Lors d’un IT Press Tour dans la Silicon Valley début juin, l’équipe pilotant le consortium UALink nous a détaillé - dans les locaux d'AMD à Santa Clara - les ambitions et les spécifications techniques de son protocole d’interconnexion destiné à relier efficacement des centaines d’accélérateurs (GPU, TPU…) au sein de clusters pour l’intelligence artificielle et le calcul haute performance (HPC). Cette initiative vise à répondre à la demande croissante d’un...